日韩精品无码免费一区二区三区,日本乱偷人妻中文字幕,日韩成人无码一区二区三区


嵌入式OS-Linux

Linux應用開發班
嵌入式Linux系統開發班

嵌入式Linux驅動開發班
Linux網絡工程及系統管理
QT應用開發培訓班
Linux內核剖析高級培訓班
嵌入式Linux實時系統與內核開發班
RT Linux開發高級班
嵌入式Linux/MiniGUI高級培訓班
Linux高手直通車-LPI全球認證課程
嵌入式Linux高級編程及網絡核心技術
Linux驅動、系統、應用全能班

嵌入式CPU--ARM

ARM開發培訓班

CortexM3+uC/OS培訓班

Cortex-M0開發培訓班

eCos驅動移植培訓

MIPS高級開發班

BlackFin培訓(基于uClinux平臺)

嵌入式OS--WinCE

單片機培訓

嵌入式硬件設計

Allegro Cadence PCB設計初級和中級班

Allegro Cadence PCB設計高級班

PCB Layout培訓-線路板設計全能班

Allegro Cadence PCB Layout高級班

Cadence SI 仿真分析工具專題班

信號完整性專題班

Altium Designer Layout高速硬件設計

嵌入式OS--VxWorks

PowerPC嵌入式系統/編譯器優化


PLC編程/變頻器/數控/人機界面

PLC編程系列培訓課程表
變頻器系列培訓課程表

人機界面、數控系列培訓課程表

開發語言/數據庫/軟硬件測試

Java/.NET/C#/SQL全能培訓班

Microsoft.NET Framework培訓

Windows內核修煉和內核安全

3G手機軟件測試、硬件測試

芯片設計/大規模集成電路VLSI

云計算、物聯網

開源操作系統Tiny OS開發

小型機系統管理

IBM AIX 6 Basics培訓班

IBM AIX 6 System II培訓班

汽車電子及其他

培訓報名

培訓報名
培訓課程
工作推薦
嵌入式合作(項目承接)

WEB在線客服

QQ客服一

QQ客服二

QQ客服三

雙休日、節假日及晚上可致電值班電話：021-51875830 值班手機：15921673576/13918613812

值班QQ:

值班網頁在線客服,點擊交談：

公益培訓通知與資料下載

新公益培訓活動通知

學習資料下載中心

企業招聘與人才推薦(免費)

合作企業新人才需求公告
◆招人、應聘、人才合作，請把需求發到officeoffice@126.com或訪問曙海旗下網站--- 電子人才網： www.morning-sea.com.cn

合作伙伴與授權機構

現代化的多媒體教室

曙海招聘啟示

新招聘信息（即將開課，詳情請咨詢客服。(歡迎您垂詢，視教育質量為生命！)）

培訓班新動態

郵件列表

　　　　　　PrimeRail培訓

培養對象

  1.理工科背景，有志于數字集成電路設計工作的學生和轉行人員；
  2.需要充電，提升技術水平和熟悉設計流程的在職人員；
  3.集成電路設計企業的員工內訓。

入學要求

學員學習本課程應具備下列基礎知識：
◆電路系統的基本概念。

班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號)

堅持小班授課，為保證培訓效果，增加互動環節，每期人數限3到5人。

上課時間和地點

上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協同大廈
近開課時間(周末班/連續班/晚班）： PrimeRail培訓開班時間：即將開課，詳情請咨詢客服。(歡迎您垂詢，視教育質量為生命！)

實驗設備

　    ☆資深工程師授課


        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質

        專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

新優惠

◆在讀學生憑學生證，可優惠500元。

質量保障

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。

　　　　　　　　　　　　　　　 PrimeRail培訓

第一階段

ObjectivesAt the end of this workshop the student should be able to:

Set up and perform Power/Ground (PG) reliability analysis for checking Static and Dynamic Voltage Drop and Electromigration (EM) potential violations
Explanation of and/or set up the phases of Dynamic analysis of PrimeRail that involve the following:
- Library Characterization
- Data preparation
- Power Analysis
- PG Parasitic (RC) Extraction
- Dynamic (Transient) Rail Analysis
- Violation Viewing, Reporting and Correction
- What-if Analysis ? Package parasitics and Decap insertion
- Voltage Drop Derated Timing Analysis
- Accurate Hard Macro Modeling
- Power Management( power switch) Cell handling
Set up PG analysis for hierarchical and top-level
Use the PrimeRail graphical user interface (GUI) for the PG rail analysis, including what-if analysis

Audience Profile
Design, verification or CAD engineers who perform power/ground interconnect reliability analysis at the "Block" or "Full-Chip" levels. This covers a wide spectrum of designs of digital, memory, and analog/mixed signal.Prerequisites
Experience in the following areas is recommended to gain the most value from the workshop content:

Physical layout
Physical extraction
Power simulation

Static Analysis

Introduction to Rail Analysis - requirements, capabilities and database preparation
Power and Timing Model creation
Power supply, net switching and Transition Time inputs
Power and Rail Analysis
Mapping, reporting, querying and what-if Analysis
Integrated Flows - Hardmacro modeling, Power gating and Voltage derated timing analysis

第二階段

Dynamic ( Transient) Analysis

Introduction, database requirements and flows
Library Characterization and LSF
Cell-Level Dynamic Analysis-PP Run
Cell-Level Dynamic Analysis-Transient Analysis
What-if Analysis ? Package Parasitics and Decap Insertion
Mapping, waveform viewing, reporting and querying
Tx-Level Dynamic Analysis-Data Preparation
Tx-Level Dynamic Analysis
Tx-Level Signal EM Analysis
Macro Modeling - Memory, Analog, custom or Hardmacro blocks

<button id="wieyo"><source id="wieyo"></source></button><button id="wieyo"><tbody id="wieyo"></tbody></button><li id="wieyo"></li>